|
module dualportram #(
parameter DATA_WIDTH = 48,
parameter ADDR_WIDTH = 10
) (
// read port
input clk, // Clock
input [ADDR_WIDTH-1:0] addra, // Address
input csa_n, // active _low chip select
output reg [DATA_WIDTH-1:0] douta, // Output data
// write port
input [DATA_WIDTH-1:0] dinb, // Input data
input [ADDR_WIDTH-1:0] addrb, // Address
input csb_n // active low chip select
);
|
|