LogIn E-mail
설계이야기
Mini Vending Machine
# 19 Jamie    02.12.6 17:04

1.Spec

   이번에 설계한 mini vending machine은 State Machine을 사용하지 않고
IF문을 사용한 비교적 간단한 vending machine입니다.
   coin(여기에서는 4가지 종류의 coin을 사용합니다. 10원, 50원, 100원, 500원짜리입니다.)을
받으면 coin의 값이 더해져서 sum에 저장이되고, 선택버튼으로 menu(coffee, tea, orange_juce)중 하나를
선택하면, 해당 menu의 출력 신호(coffee_out, tea_out, orange_jout)가 '1'이 됩니다.
   만약 sum에 저장된 coin값에서 menu값을 뺀 잔액이 있어 잔돈 반환버튼(change_return)을
누르면 sum에 있던 남은 금액이 change(잔액)로 출력되고 sum은 '0'로 됩니다.
   여기에서 coin의 값을 그대로 사용하지 않고 편의상 각각 1, 5, 10, 50으로 계산하였습니다.
   sum과 change의 data bit수도 원하는 값의 범주를 고려하여 적당히 선택할 수 있습니다.
   저희 design에서는 8bit로 정의했습니다.

2.Input/Output



3.Timing



4.Block Diagram



5.VHDL Code : mini_vending_machine.vhd
  Test Vector : mini_vending_machine_tb.vhd

게시물: 93 건, 현재: 1 / 1 쪽
번호 제       목 작성자 등록일 방문
95  draw_hexa.v JMJS 10.6.17 2192
94  jmjsxram3.v JMJS 10.4.9 1925
93  Verilog document JMJS 11.1.24 2509
92  [verilog]o=(c1)? (c2)? 0:1 : (c3)? 2:3; JMJS 09.3.31 2064
91  [verilog]forever, repeat, strobe, realtime, ... JMJS 09.7.6 3538
90  gtkwave PC version JMJS 09.3.30 1873
89  ncsim option example JMJS 08.12.1 4244
88  [영상]keywords for web search JMJS 08.12.1 1878
87  [Verilog]fdisplay fopen fscanf JMJS 11.1.24 6197
86  ncverilog option example JMJS 10.6.8 7628
85  [Verilog]Latch example JMJS 08.12.1 2482
84  Pad verilog example JMJS 01.3.16 4394
83  [ModelSim] vector JMJS 01.3.16 2083
82  RTL Code 분석순서 JMJS 09.4.29 2379
81  [temp]PIPE JMJS 08.10.2 1747
80  [temp]always-forever 무한루프 JMJS 08.10.2 1834
79  YCbCr2RGB.v JMJS 10.5.12 2030
78  [VHDL]rom64x8 JMJS 09.3.27 1637
77  [function]vector_compare JMJS 02.6.19 1599
76  [function]vector2integer JMJS 02.6.19 1671
75  [VHDL]ram8x4x8 JMJS 08.12.1 1558
74  [예]shift JMJS 02.6.19 1901
73  test JMJS 09.7.20 1700
72  test JMJS 09.7.20 1496
71  test JMJS 09.7.20 1429
70  test JMJS 09.7.20 1531
69  test JMJS 09.7.20 1562
68  test JMJS 09.7.20 1488
67  test JMJS 09.7.20 1417
66  test JMJS 09.7.20 1368
65  test JMJS 09.7.20 1483
64  test JMJS 09.7.20 1728
63  test JMJS 09.7.20 1722
62  test JMJS 09.7.20 1648
61  VHDL의 연산자 우선순위 JMJS 09.7.20 3434
60  test JMJS 09.7.20 1427
59  test JMJS 09.7.20 1506
58  test JMJS 09.7.20 1501
57  test JMJS 09.7.20 1442
56  test JMJS 09.7.20 1487
55  verilog 학과 샘플강의 JMJS 16.5.30 2106
54  [verilog]create_generated_clock JMJS 15.4.28 2081
53  [Verilog]JDIFF JMJS 14.7.4 1356
52  [verilog]parameter definition JMJS 14.3.5 1620
51  [verilog]sformat fopen fscanf fwrite fclose JMJS 12.1.31 4578
50  Verilog File I/0,Verilog file handling JMJS 12.1.30 2343
49  Verdi JMJS 10.4.22 2972
48  draw hexa JMJS 10.4.9 1697
47  asfifo - Async FIFO JMJS 10.4.8 1524
46  VHDL을 이용한 회로설계의 장점 JMJS 02.3.14 3167
45  synplify batch JMJS 10.3.8 2281
44  전자시계 Type A JMJS 08.11.28 1788
43  I2C Webpage JMJS 08.2.25 1643
42  PC에서 간단히 Verilog 실행해보기 (Icarus Verilog) JMJS 13.1.14 5790
41  [Verilog]vstring JMJS 17.9.27 1875
40  Riviera Simple Case JMJS 09.4.29 3015
39  [VHDL]DES Example JMJS 07.6.15 2763
38  [verilog]RAM example JMJS 09.6.5 2540
37  ROM example [VerilogHDL, RTL] JMJS 04.5.27 1804
36  Jamie's VHDL Handbook JMJS 08.11.28 2464
35  Dualport RAM example [VerilogHDL, RTL] JMJS 04.5.27 3100
34  RTL Job JMJS 09.4.29 1941
33  [VHDL]type example - package TYPES JMJS 06.2.2 1624
32  [verilog]`define `ifdef `elsif `else `endif ... JMJS 10.5.11 9148
30  [verilog]array_module JMJS 05.12.8 2054
29  [verilog-2001]generate JMJS 05.12.8 3185
28  protected JMJS 05.11.18 1842
27  design에 latch가 있으면 안되나요? JMJS 09.7.20 2645
26  bus의 데이타를 각 bit별로 출력하는 방법은? JMJS 04.11.9 1703
25  component를 생성해서 다른 곳에서 호출하는 방법 JMJS 04.11.4 2268
23  Array Of Array JMJS 04.8.16 1796
22  dumpfile, dumpvars JMJS 04.7.19 3416
21  Vending Machine Jamie 02.12.16 9878
20  Mini Vending Machine1 Jamie 02.12.10 6715
19  Mini Vending Machine Jamie 02.12.6 9537
18  Key Jamie 02.11.29 4773
17  Stop Watch Jamie 02.11.25 5495
16  Mealy Machine Jamie 02.8.29 6529
15  Moore Machine Jamie 02.8.29 17644
14  Up Down Counter Jamie 02.8.29 3837
13  Up Counter Jamie 02.8.29 2570
12  Edge Detecter Jamie 02.8.29 2761
11  Concept4 Jamie 02.8.28 1910
10  Concept3 Jamie 02.8.28 1864
9  Concept2_1 Jamie 02.8.28 1747
8  Concept2 Jamie 02.8.28 1821
7  Concept1 Jamie 02.8.26 2024
6  Tri State Buffer Jamie 02.8.26 3333
5  8x3 Encoder Jamie 02.8.28 3930
4  3x8 Decoder Jamie 02.8.28 3599
3  4bit Comparator Jamie 02.8.26 2998
2  가위 바위 보 게임 Jamie 02.8.26 5353
1  Two Input Logic Jamie 02.8.26 2265
[1]