LogIn E-mail
설계이야기
사과장수이야기 
Study-HDL 
Script Tip 
Perl Tip 
C Memo 
Python Memo 
Key
# 18 Jamie    02.11.29 17:38

1.Spec

이번에는 전자키를 설계하고자 합니다.
이 전자키는 8개의 keypad를 가지고 있고, 출력으로 beep과 door가 있습니다.
전자키의 문을 열려면 3->7->2->5번 순으로 keypad 입력을 받아야 합니다.
이 순서로 입력되면 door='1'이되어 문이 열리고,  입력순서가 이와 다르면 door='0'을 유지하고,
beep='1'이 되어 경고음이 울린다고 가정합니다.
입력대기 상태인 state0에서 state1->state2->state3->state4로 가며,
state4에서 door='1'이 됩니다.
그러나 입력순서가 맞지 않을경우 error상태로 가는데 이 때에도 4개의 keypad 입력이 있어야만
beep='1'이 되게 하였습니다.
이 때 유효한 key입력을 받아들이기 위해 key_en, key_en1 signal을 이용하여
key입력 상승여부를 check하도록 설계하였습니다.

2,Input/Output



3.Timing



4.Block Diagram



5.VHDL Code : key.vhd
  Test Vector : key_tb.vhd

게시물: 96 건, 현재: 1 / 1 쪽
번호 제       목 작성자 등록일 방문
98  interface JMJS 25.1.20 254
97  test plusargs value plusargs JMJS 24.9.5 302
96  color text JMJS 24.7.13 307
95  draw_hexa.v JMJS 10.6.17 2508
94  jmjsxram3.v JMJS 10.4.9 2280
93  Verilog document JMJS 11.1.24 2894
92  [verilog]o=(c1)? (c2)? 0:1 : (c3)? 2:3; JMJS 09.3.31 2479
91  [verilog]forever, repeat, strobe, realtime, ... JMJS 09.7.6 3893
90  gtkwave PC version JMJS 09.3.30 2249
89  ncsim option example JMJS 08.12.1 4620
88  [영상]keywords for web search JMJS 08.12.1 2253
87  [Verilog]fdisplay fopen fscanf JMJS 11.1.24 6496
86  ncverilog option example JMJS 10.6.8 8086
85  [Verilog]Latch example JMJS 08.12.1 2836
84  Pad verilog example JMJS 01.3.16 4750
83  [ModelSim] vector JMJS 01.3.16 2444
82  RTL Code 분석순서 JMJS 09.4.29 2726
81  [temp]PIPE JMJS 08.10.2 2099
80  [temp]always-forever 무한루프 JMJS 08.10.2 2190
79  YCbCr2RGB.v JMJS 10.5.12 2381
78  [VHDL]rom64x8 JMJS 09.3.27 1966
77  [function]vector_compare JMJS 02.6.19 1873
76  [function]vector2integer JMJS 02.6.19 2008
75  [VHDL]ram8x4x8 JMJS 08.12.1 1850
74  [예]shift JMJS 02.6.19 2260
73  test JMJS 09.7.20 2057
72  test JMJS 09.7.20 1759
71  test JMJS 09.7.20 1764
70  test JMJS 09.7.20 1861
69  test JMJS 09.7.20 1905
68  test JMJS 09.7.20 1849
67  test JMJS 09.7.20 1774
66  test JMJS 09.7.20 1750
65  test JMJS 09.7.20 1843
64  test JMJS 09.7.20 2053
63  test JMJS 09.7.20 2066
62  test JMJS 09.7.20 1986
61  VHDL의 연산자 우선순위 JMJS 09.7.20 3797
60  test JMJS 09.7.20 1692
59  test JMJS 09.7.20 1858
58  test JMJS 09.7.20 1834
57  test JMJS 09.7.20 1790
56  test JMJS 09.7.20 1840
55  verilog 학과 샘플강의 JMJS 16.5.30 2383
54  [verilog]create_generated_clock JMJS 15.4.28 2356
53  [Verilog]JDIFF JMJS 14.7.4 1631
52  [verilog]parameter definition JMJS 14.3.5 1938
51  [verilog]sformat fopen fscanf fwrite fclose JMJS 12.1.31 4894
50  Verilog File I/0,Verilog file handling JMJS 12.1.30 2619
49  Verdi JMJS 10.4.22 3401
48  draw hexa JMJS 10.4.9 1983
47  asfifo - Async FIFO JMJS 10.4.8 1848
46  VHDL을 이용한 회로설계의 장점 JMJS 02.3.14 3504
45  synplify batch JMJS 10.3.8 2619
44  전자시계 Type A JMJS 08.11.28 2140
43  I2C Webpage JMJS 08.2.25 1975
42  PC에서 간단히 Verilog 실행해보기 (Icarus Verilog) JMJS 13.1.14 6135
41  [Verilog]vstring JMJS 17.9.27 2207
40  Riviera Simple Case JMJS 09.4.29 3323
39  [VHDL]DES Example JMJS 07.6.15 3131
38  [verilog]RAM example JMJS 09.6.5 2892
37  ROM example [VerilogHDL, RTL] JMJS 04.5.27 2167
36  Jamie's VHDL Handbook JMJS 08.11.28 2831
35  Dualport RAM example [VerilogHDL, RTL] JMJS 04.5.27 3449
34  RTL Job JMJS 09.4.29 2298
33  [VHDL]type example - package TYPES JMJS 06.2.2 1907
32  [verilog]`define `ifdef `elsif `else `endif ... JMJS 10.5.11 9499
30  [verilog]array_module JMJS 05.12.8 2416
29  [verilog-2001]generate JMJS 05.12.8 3526
28  protected JMJS 05.11.18 2187
27  design에 latch가 있으면 안되나요? JMJS 09.7.20 2984
26  bus의 데이타를 각 bit별로 출력하는 방법은? JMJS 04.11.9 1962
25  component를 생성해서 다른 곳에서 호출하는 방법 JMJS 04.11.4 2610
23  Array Of Array JMJS 04.8.16 2127
22  dumpfile, dumpvars JMJS 04.7.19 3751
21  Vending Machine Jamie 02.12.16 10211
20  Mini Vending Machine1 Jamie 02.12.10 7093
19  Mini Vending Machine Jamie 02.12.6 9943
18  Key Jamie 02.11.29 5114
17  Stop Watch Jamie 02.11.25 5748
16  Mealy Machine Jamie 02.8.29 6858
15  Moore Machine Jamie 02.8.29 18168
14  Up Down Counter Jamie 02.8.29 4201
13  Up Counter Jamie 02.8.29 2885
12  Edge Detecter Jamie 02.8.29 3115
11  Concept4 Jamie 02.8.28 2171
10  Concept3 Jamie 02.8.28 2200
9  Concept2_1 Jamie 02.8.28 2089
8  Concept2 Jamie 02.8.28 2182
7  Concept1 Jamie 02.8.26 2326
6  Tri State Buffer Jamie 02.8.26 3691
5  8x3 Encoder Jamie 02.8.28 4303
4  3x8 Decoder Jamie 02.8.28 3962
3  4bit Comparator Jamie 02.8.26 3342
2  가위 바위 보 게임 Jamie 02.8.26 5617
1  Two Input Logic Jamie 02.8.26 2584
[1]